AXIS衛星向けFPGA高速並列読み出しシステムの開発

次世代X線観測衛星AXISのCCD検出器向けに、50 MHzでの16チャネル並列サンプリング、FPGAでの前処理、1 Gb Ethernet転送を組み合わせた高速読み出しシステムを開発し、目標である毎秒20フレームの読み出し性能を実証した。

• AXISミッションでは、16チャネル並列出力を備えたCCD検出器から高速・低ノイズでデータを処理する電子回路システムが必要とされる。
• FPGAを用いて16のADCチャネルを50 MHzでサンプリングし、前処理後に1 Gb Ethernet（UDP）経由で転送する高速読み出しアーキテクチャを設計した。
• 本システムによりAXISの目標である毎秒20フレームの読み出し性能が実証され、将来のハイスループットX線観測への応用基盤が提示された。

原文タイトル: The High-Speed FPGA Readout System for the Advanced X-ray Imaging Satellite (AXIS)

arXiv で原文を見る

この要約は AI が生成したものであり、arXiv および論文著者の見解ではありません。