恒星構造方程式のアナログ電子計算と検証

静的な恒星構造の方程式をアナログ電子回路で解くフレームワークを提案し、ポリトロープベンチマークを用いてその妥当性を検証した。

• 静的な恒星構造の方程式に対する電子式アナログ計算フレームワークを提案している。
• 無次元化された定式化や電圧スケーリングを用いたアナログ回路アーキテクチャを構築した。
• ポリトロープベンチマークを用いて表面位置や質量係数を再現できることを示した。
• ベンダーマクロモデルによる検証により、誤差許容範囲内での計算が確認された。

原文タイトル: Analog Electronic Computation of Stellar Structure: Polytropic Benchmarks, Circuit Scaling, and Error-Controlled Verification

arXiv で原文を見る

この要約は AI が生成したものであり、arXiv および論文著者の見解ではありません。